关于芯片的一些概念

一、芯片是什么？

很多元器件封装在一个盒子中就成为了芯片。

工艺是什么？

集成电路是现代芯片的基石
制造工艺是集成电路的基石

• 工艺越先进，晶体管体积越小，能效越出众。
• 工艺越先进，单位面积内的晶体管数量越多，性能越强。
• 工艺越先进，芯片占据的板极面积越小，手机等设备设计空间越充裕。

一段话：
麒麟990 5G发布于2020年9月，是华为推出的全球首款旗舰5GSoC。
采用7nm+EUV工艺，将5G Modem集成到SoC中，复杂度和集成度再创新高。
是业界首款晶体管数量达到103亿的手机芯片。

专业词汇

1 晶体管

一种半导体器件，通过不同的电路连接方式可以实现开关、稳压、电信号
放大、调制等多种功能。晶体管是芯片中使用最多的元器件，一块现代芯片
上通常有几亿至几百亿个晶体管，这些晶体管和其他电路元器件共同构成了
不同功能的电路，从而实现了芯片的各种功能。

2 SoC

片上系统（System On Chip），表示一块芯片中包含了具备不同功能的集成电路模块
，它们构成了一个完整的系统，使得芯片的功能大大增强。

3 集成

利用微电子技术，将大量电路元器件连接在一起构成具有特定功能电路的过程。一块芯片
中可能包含几类不同功能的集成电路。

4 封装

芯片制造的最后阶段，利用塑料、树脂、陶瓷或合金等材料将芯片的核心
晶圆电路部分保护起来，防止晶圆受到物理或化学腐蚀，同时在包装上
提供于晶圆电路相连的引脚，用于连接外部电路。封装完成之后就可以通过引脚
对芯片的各项性能参数进行测试。

5 能效

能源效率的缩写，表示电子元器件发挥的实际作用与消耗的能量之间的比值。
能效越高，表示芯片在同等能源供应下，能够进行更多的运算，对于手机来说则是
能够大大提升续航能力。

6 板极面积

表示芯片在电路板上所占的面积，芯片所占面积越小，电子设备（手机）就能够在
一定大小的电路板上容纳更多芯片，从而实现更多或更强的功能。

7 EUV

极紫外光（EUV，Extreme Ultraviolate），用紫外波段的光进行曝光的光刻工艺是
极紫外光刻（EUVL，Extreme Ultraviolate Lithography）,它是当前最先进的微电子
电路加工技术，能够实现5nm工艺集成电路的加工制作。

8 Modem

调制解调器，一种数字通信中进行数字信号和模拟信号双向转换的元器件。手机中的
Modem主要负责将手机和无线通信网络相连，实现电话、短信、上网等
联网功能中的信号转换。

二、芯片是如何设计的？

如今手机的功能越来越丰富，其中助力实现的就是集成电路芯片（IC芯片）。
在指尖大小的集成电路芯片中，有上百亿个晶体管在发挥着以往巨型电路的作用。
更加精密的设计与工艺，让集成电路芯片的能耗更低、性能更强，让更多的智能设备
称为可能。

芯片设计过程概述
芯片设计与制造的过程非常复杂，我们可以简单的将芯片制作理解为三个部分

1. 设计 Design
2. 制造 Manufacturing
3. 封装 Packaging

• 由于工艺不同，芯片园生产的工艺库也是不同的，负责前端设计的工程师
  需要体现开始熟悉工艺库，尝试不同的Floorplaning(布局规划)，才能输出芯片园
  想要的物流版图。
• 如果将芯片的制作过程类比于建筑，芯片的地基是由硅晶圆及电路组成的。

芯片设计流程

1 了解和分析用户需求，确定芯片的架构

用户需求

• 想要在芯片中加入4K HDR image技术
• AI算法很受欢迎，升级自研的华为达芬奇架构NPU，提高算力
• ....

2 制定实现规格的具体方案，建立系统级架构设计

1. XXX芯片系统级方案书，进行讨论

• NPU采用两个大核+一个小核
• 16核GPU
• 8核CPU，三档能效架构

2. 进行团队的分工

• Group1负责接口信号及模块架构定义
• Group2负责详细的电路实现方案

3 电路设计

ELS建模之中或者之后，芯片工程师开始编辑逻辑代码。这一过程由于工具的发展已经不再需要直接设计门电路，可以通过Verilog HDL语言进行完成。Verilog HDL，用于描述RTL电路，使用代码的方式描述电路设计。

• 芯片功能规格说明书（Functional Specs）
• 芯片架构规格说明书（Architecture Specs）
• 寄存器级传输设计（Register Transfer Level）
• 物理实现约束
• 实现接口信号的约束

4 EDA验证

这一过程主要在Verilog上进行扩展，针对于硬件验证从C++吸收了新的语言元素：类、模板、框架及面向对象的编程思想。之后会通过System verilog编程实现验证环境和验证用例，通过仿真器进行执行。简单来说就是测试分析关键电路规格的完备性，各种功能是否可以实现，再进行优化和调整。

5 将RTL编程晶体管电路（物理实现）

将RTL转换为Netlist，再转换为GDS(Graphic Display Systems,物理版图)，这就是完整的布局布线图。当然，还需要同步进行检查、完善、修改。对于功能增强型芯片，还可以在上一版Taoeout网表上进行少量的修改，快速实现某些功能并回片。

芯片的制造与封装

设计流程到这里就是前端设计环节，后面还需进行后端制造和封装测试。

芯片制造

后端制造：半导体制造厂商在拿到GDS以后，将硅晶圆加工成（裸片）。
芯片制造类似于建造大楼，从沙子中提取出单晶硅制造的硅晶圆是地基，之后按照芯片设计厂输出的GDS进行蚀刻、光刻，层层堆叠，最终制造出芯片。

1. 在晶圆上涂布光刻胶。
2. 使用特定的紫外光，透过印着预先设计好电路的掩膜，照射在硅晶圆上。
3. 曝光在紫外光外线下的光刻胶被溶解掉，而留下图案则是和掩膜一样的图形。
4. 光刻胶构成的图形不是我们的目标，还需要用化学物质溶解暴露出来的晶圆，留下光刻胶保护着的部分。
5. 接下来把硼或磷注入到硅结构中，让硅结构具有晶体管的属性。
6. 填充铜，用来和其他晶体管互联。
7. 最后再在上面涂一层胶，重复前面的步骤。一般来说芯片会有几十层结构。

封装测试

封装测试：将裸片封装，制作成能够正常工作的芯片。
制造厂商出厂的裸片，和我们常见的集成电路芯片仍然相差很远，需要经过封装后才能投入使用。

1. 对硅晶圆进行切片，在芯片上盖上一层蓝膜，保证切割后不容易散落。切割后将合格芯片逐个取出。
2. 为了能使芯片正常工作，需要使用金属导线将芯片上的连接点和引线框上的引脚进行连接。
3. 将装配好芯片的引线框放置在模具中，再将封装材料加温注入模具，形成一层外壳。

专业词汇

1. 芯片园：英文Foundry原意为铸造厂，在半导体行业中则代指专门的晶圆加工厂。它们不进行集成电路设计，只负责进行集成电路制造和晶圆加工。
2. 工艺库：由晶圆加工厂商进行提供的集成电路设计范例，用于帮助集成电路工程师进行电路设计。由于各家厂商的加工生产技术各不相同，因此在电路设计过程中，需要注意的问题也各不相同。
3. Floorplaning：布局规划，集成电路设计中的一个步骤，在实现了初步的电路功能之后，需要确定各个功能模块在芯片中的具体位置，以便更好地将它们连接起来实现芯片功能。
4. 硅晶圆
   用于加工集成电路的高纯度硅片。可以通过蚀刻、掺杂其他元素形成大量的半导体元器件，从而构成高集成度的半导体电路。
5. 4K：屏幕显示分辨率的一种规格，横向共有3840个像素，纵向共有2160个像素，总计约830万个像素。像素越多，屏幕上能够显示的图像就越清晰。类似的常见分辨率规格还有2K（2048像素×1080像素）、FHD（1080p、1920像素×1080像素）、HD（720p、1280像素×720像素）等。
6. HDR image：高动态范围成像技术（HDR image，High Dynamic Range image），相比于一般的数字成像，HDR图片或视频的曝光动态范围更大，从而能够表现出不同等级的亮度，使得数字图像显得更加真实。
7. 架构：芯片设计方式的一种总结性描述，不同架构的芯片在执行运算的实现方式略有不同，因此架构对于外围的应用开发至关重要。当前主流的芯片架构包络X86，ARM，RISC-V，MIPS等。
   华为达芬奇架构：华为达芬奇架构是华为自研的面向AI计算特征的全新计算架构，具备高算力、高能效、灵活可裁剪的特性，是实现万物智能的重要基础。
8. NPU：神经网络处理器（NPU，Neural-Network Processing Unit），专门用于硬件加速人工智能相关计算（例如人工神经网络、机器视觉、机器学习）的微处理器，相比于利用CPU进行此类计算，利用NPU能够获得更高的能效和运算能力。
9. CPU：中央处理器（CPU，Central Processing Unit），现代计算机的主要组成部分，负责执行计算机指令并进行数据的计算，具有控制外围设备的功能。
10. GPU：图形处理器（GPU，Graphics Processing Unit），计算机中用于辅助进行图形运算的微处理器，通常以独立芯片的形式存在于计算机中，手机上则通常和CPU处于一个芯片中构成SoC。
11. 接口信号：芯片中不同模块在进行计算时可能需要交换一定的信息，这些信息所使用的传输格式规范即称为接口信号。
12. 模块架构：这里的架构不同于芯片架构，指的是芯片中各种功能模块集成电路的组成，例如加法运算单元的数量、指令运行的周期、处理器的核心数量。
13. ESL：电子系统级（ESL，Electric System Level）,芯片设计中的一个层级，根据芯片需要实现的功能，利用高级编程语言对芯片进行描述，经过ESL建模之后可以将芯片划分为不同的功能模块，并且大致明确各个模块所需的功能单元。具体单元的实现则由寄存器级传输设计语言进行实现。
14. 门电路：数字电路中用于进行最基本逻辑运算的最小单位。常见的逻辑运算包括与、或、非、异或等，对应的则有与门电路、或门电路、非门电路、异或门电路等。门电路可以通过电阻、电容、二极管、三极管等电路元器件构成。在芯片上利用电路元器件构成大量的逻辑门电路并相互连接，最终实现芯片的运算功能。
15. 寄存器级传输设计：寄存器传输级（RTL，Register Transfer Level）设计，集成电路设计中ESL建模的下一步，主要负责将芯片中的功能单元所需要进行的计算利用逻辑运算方式描述出来，这样在后续设计中就可以利用逻辑门电路对相关运算进行实现，从而实现芯片的物理电路设计。
16. 时序：也叫做时钟信号，用于驱动数字电路中的触发器、计数器、寄存器等等时序逻辑器件，这类器件通常具有储存和记忆功能，因此时序正确对于芯片正确发挥作用至关重要。
17. 硬件描述语言：用于描述电子电路（尤其是数字电路）的功能、行为的语言，能够在寄存器传输级、逻辑门级等多个层级上对数字电路进行描述，并能够进行仿真验证电路的功能。常用的硬件描述语言包括Verilog、VHDL等。
18. EDA：电子设计自动化（EDA，Electronic Design Automation）,通过软件的方式帮助芯片设计完成超大规模集成电路的设计、集成、验证、物理设计等过程。
19. 面向对象：一种程序设计方法，通常与面向过程的程序设计对比。在面向对象的设计中，通常将数据和计算方法看作一个整体来看待，从而能够更方便地进行完整的系统建模，并且更易于描述事物的自然运行模式。
20. 仿真器：用于测试、验证芯片功能的软件和硬件，可以帮助芯片设计师测试芯片的功能、性能参数等。
21. Netlist：指的是网表或连线表，在完成了寄存器传输级（RTL，Register Transfer Level）设计之后，需要将逻辑运算利用基础门电路进行实现，这时候描述门电路之间连接的即是网表。
22. GDS：物理版图（GDS，Graphic Display Systems），经过重重设计之后最终确定的集成电路设计的平面描述，在上面描述半导体掺杂、蚀刻、打孔的位置等信息。代工厂进行芯片加工时是按照物理版图进行的。
23. Tapeout：指的是流片或出片，芯片设计完成之后，交付加工厂进行生产的最后一个阶段。通常在这个阶段中，各类设计均为最终版，但是由于芯片设计的复杂性，在最终量产之前会在流片阶段生产少量芯片进行测试。如果通过测试，就可以按照设计进行量产了。
24. 回片：在流片过程中，如果需要进行设计上的修改，之后重新进行流片，这个过程就叫做回片。
25. 裸片：裸片（Die）、裸晶圆、裸晶片，指经过加工之后具备了集成电路功能的硅晶片，但此时晶圆上还不具备引脚，因此无法与外部电路连接发挥作用，需要经过封装、测试之后才能成为可以接入电路的芯片。
26. 蚀刻：利用化学手段对于晶圆表面进行腐蚀，去除不需要的部分，这样去除的部分就可以用于掺杂其他元素形成半导体器件了，而具体蚀刻的部分则需要通过光刻进行确定。
27. 光刻：在硅晶圆上利用光刻胶绘制集成电路图样的过程，通过光照的方式腐蚀光刻胶，从而确定需要蚀刻的部分，并最终构成大规模的集成电路。
28. 光刻胶：也叫光阻或光阻胶，一种对光敏感的混合液体，用于在硅晶圆上绘制集成电路图样。光刻胶在经过紫外线（UV）、极紫外（EUV）光等光照或辐射后，自身的溶解度会发生变化，从而通过光照区域的选择即可构成不同的区域。
29. 掩膜：即集成电路的底片，上面描绘的图形可以用于在光刻过程中确定需要腐蚀和保留的区域。
30. 切片：将经过光刻、蚀刻的完整硅晶片进行切割，形成单个裸晶圆的过程。